ל- Tsmc כבר יש צומת 5 ננומטר מוכן ומציע ביצועים של 15% נוספים

בניגוד לאינטל, יצרני השבבים ברחבי העולם עוברים במהירות לליטוגרפיה ותהליכים מהדור הבא, כמו 7nm. באמצע תרחיש זה, יש לנו מידע כי TSMC החלה בייצור 'סיכון' עבור ה- 5nm ואישרה את תכנון התהליך עם שותפי OIP (Open Innovation Platform) שלה.

TSMC של 5 ננומטר אומת, הם ישמשו ליישומי 5G ו- IoT

תהליך ה- 5nm של TSMC מציע צפיפות של 1.8X ורווח ביצועים של 15% לעומת 7nm

TSMC הודיעה על תכנון ותשתית של צומת 5nm וכתוצאה מכך, הכרנו פרטים נוספים על התהליך. TSMC בשיתוף עם שותפיה אישרו את תכנון 5nm באמצעות דגימות בדיקת סיליקון.

5nm של TSMC מכוון בעיקר ליישומי 5G ו- IoT ולא למעבדים, לעת עתה. החברה אישרה כי ערכות העיצוב זמינות כעת לתהליך הייצור.

בקר במדריך שלנו למעבדים הטובים ביותר בשוק

תהליך 5nm מאפשר צפיפות לוגית של 1.8X ועליית ביצועים של 15% בליבת Cortex A72 לעומת 7nm. הדור הראשון של החברה 7nm (הנוכחי ב- Apple A12 ו- Qualcomm Snapdragon 855) משתמש בליטוגרפיה של DUV ואילו הצומת 7nm + המבוסס על תהליך N7 + משתמש בליטוגרפיה של EUV.

נראה כי ל- TSMC הכל על המסלול, ואחרי שהתהליך של 7nm מנוצל היטב, הקפיצה הבאה תהיה לעבר 5nm, אולי ב 3-4 השנים הבאות.

גופן Wccftech