Tsmc מדבר על תהליך הייצור שלה בסופי 5nm

תהליך הייצור החדש של TSMC 7Fn FinFET (CLN7FF) נכנס לשלב הייצור ההמוני, ובכך היציקה כבר מתכננת את מפת הדרכים לתהליך 5 ננומטר, שהיא מקווה שיהיה מוכן מתישהו בשנת 2020.

TSMC מדבר על שיפורים בתהליך 5nm שלה, שיתבסס על טכנולוגיית EUV

5nm יהיה תהליך הייצור השני של TSMC שמשתמש בליטוגרפיה Extreme UltraViolet (EUV), המאפשר לעלות עלייה עצומה בצפיפות הטרנזיסטור, עם צמצום שטח של 70% לעומת 16nm. הצומת הראשון של החברה להשתמש בטכנולוגיית EUV יהיה 7nm + (CLN7FF +), אם כי EUV ישמש במשורה כדי להפחית את המורכבות בפריסה הראשונה שלה.

אנו ממליצים לקרוא את הפוסט שלנו בנושא AMD Zen 2 אדריכלות בשעה 7 ננומטר יוצג השנה 2018

זה ישמש כשלב למידה לשימוש ב- EUV בעיקר בתהליך 5nm העתידי, שיציע הפחתה של 20% בצריכת החשמל באותה ביצועים, או רווח ביצועים של 15% עם אותה צריכת אנרגיה לעומת 7 ננומטר. במקום שיהיו שיפורים גדולים עם 5nm, מדובר בצמצום השטח של 45%, שיאפשר להציב 80% יותר טרנזיסטורים באותה יחידת שטח מאשר עם 7nm, משהו שיאפשר ליצור שבבים מורכבים במיוחד עם גדלים. הרבה יותר קטן.

TSMC מעוניינת גם לסייע לאדריכלים להשיג מהירויות שעון גבוהות יותר, לשם כך הצהירה כי מצב "מתח נמוך סף נמוך במיוחד" (ELTV) יאפשר לתדרי השבבים לעלות בעד 25%, אם כי היצרן. זה לא עבר פירוט רב על טכנולוגיה זו או על איזה סוג של שבבים זה יכול להיות מיושם.

גופן Overclock3d