Tsmc לייצור שבבי euv n5 עבור צפיפות כפולה של טרנזיסטורים

כיום יש לנו את הפרטים על שישה מצמתים של TSMC וחמש טכניקות אריזה. הצמתים נמשכים לשנת 2023 והטכניקות ינועו מ- SoCs ניידים ועד מודמים 5G ומקלטים חזיתיים. ל- TSMC היה סימפוזיון VLSI עמוס מוקדם יותר השנה, שם הראה לראווה שבב A8 שמונה ליבות בהתאמה אישית המסוגל לתדר 4GHz במהירות של 1.20V. TSMC הציגה גם טונגסטן דיסולפיד כחומר תעלה להולכה במהירות 3nm ומעלה.

שבבי ה- TSMC 5Nm הראשונים יגיעו בשנת 2021

לאחר הצגת השנה של TSMC ב- Semicon West השנה, האנשים הטובים בוויקיצ'יפ איחדו את צומת התהליכים ותוכניות האריזה של החברה. למרות שה- N7 + הוא הצומת הראשון מבוסס EUV על ידי TSMC, השבבים המיוצרים בטכנולוגיה זו אינם הסיליקון המתקדם ביותר בו משתמש EUV.

צומת ה- TSMC 'המלא' הראשון אחרי N7 הוא N5 עם שלושה צמתים ביניים המנצלים את ה- IP והעיצוב של N7

מאחורי הצומת N7 נמצא תהליך N7P של TSMC, שהוא אופטימיזציה של הקודם על בסיס DUV. ה- N7P משתמש בכללי העיצוב של N7, תואם IP ל- N7 ומשתמש ב- FEOL (חזית הקו) ובשיפורי MOL (אמצע קו) כדי לספק דחיפה או הגברת ביצועים של 7% יעילות אנרגיה של 10%.

בקר במדריך שלנו למעבדים הטובים ביותר בשוק

ייצור מסוכן עבור הצומת 5nm של TSMC, המכונה N5, החל ב -4 באפריל, ודוח בודד מטייוואן טוען כי התהליך יסתיים בייצור המוני לאחר השנה הבאה (2021). TSMC צופה כי הייצור יגדל בשנת 2020, והמפעל השקיע רבות בפיתוח תהליכים שכן ה- N5 הוא היורש הראשון האמיתי של ה- N7 עם EUV.

שבבים שנעשו באמצעות ה- N5 יהיו צפופים פי שניים (171.3 MTR / mm²) מאלו שבוצעו דרך ה- N7 ויאפשרו למשתמשים להשיג ביצועים של 15% יותר או להפחית את צריכת החשמל ב -30% עם לגבי ה- N7. עם זאת, אופטימיזציות של FEOL ו- MOL יתקיימו ב- N5P. באמצעותם, ה- N5P ישפר את הביצועים ב -7% או צריכת החשמל ב -15%.

באופן זה, המעבדים וה- SoC של מחשבים ניידים, מכשירים ניידים, 5G ומכשירים אחרים מתקרבים לעידן חדש, אשר ישפר את ביצועיהם ויאפשר חיסכון גדול יותר באנרגיה.

גופן Wccftech