טושיבה כבר מפתחת טכנולוגיית ssd פלאש של 5 סיביות לתא (plc)

טושיבה כבר החלה בתכנון לדורות העתיד של ה- BiCS Flash. כל דור חדש יעלה בקנה אחד עם הדורות החדשים של תקן PCIe, החל מ- BiCS 5, שייצא בקרוב בהתאמה עם PCIe 4.0, אך החברה לא סיפקה ציר זמן ספציפי. רוחב הפס הגדול ביותר של BiCS5 יהיה 1, 200 MT / s, ואילו BiCS6 יגיע ל -1, 600 MT / s, ו- BiCS7 צפוי להגיע ל -2, 000 MT / S.

טושיבה כבר מפתחת טכנולוגיית Flash SSD של 5 סיביות לתא (PLC)

החברה החלה גם במחקר של טכנולוגיית פלאש NAND-level PLC (PLC) ואימצה את פעולתה של טכנולוגיית NAND בת חמש סיביות לתא על ידי שינוי NAND QLC הנוכחי שלה. ההבזק החדש מספק צפיפות רבה יותר עם היכולת לאחסן חמש ביטים בתא, במקום רק ארבעה שנמצאים ב- QLC הנוכחי. אבל לשם כך, התא צריך להיות מסוגל לאחסן 32 רמות מתח שונות, ומנהלי ה- SSD צריכים לקרוא אותם במדויק. עם כל כך הרבה רמות מתח לקרוא ולכתוב בסולם מטרי, טכנולוגיה חדשה היא אתגר גדול. כדי לשלוט על הספים המחמירים, הייתה על החברה לפתח כמה תהליכים נוספים שניתן להתאים לטכ"ל ול- QLC הנוכחיים שלה כדי להגדיל את הביצועים.

QLC כבר די איטי ובעל פחות התנגדות מאשר סוגים אחרים של פלאש. ל- PLC תהיה התנגדות אפילו פחותה וביצועים איטיים יותר. עם זאת, תכונות חדשות של פרוטוקול NVMe כמו Zoned Nacespaces (ZNS) צריכות לעזור במתן כמה מהבעיות. ZNS כשלעצמה מטרתה לצמצם את הגברת הכתיבה, להפחית את הצורך במתן יתר מדיה ושימוש ב- DRAMs בקר פנימי, וכמובן לשפר את הביצועים ואת החביון.

בקר במדריך שלנו על כונני SSD הטובים ביותר בשוק

החברה פיתחה תהליך חדש המגדיל את צפיפות המטריצות בדורות הבאים של BiCS FLASH על כל צורותיו. בעיקרו של דבר, זה יחלק את תא הזיכרון לחצי כדי להרחיב אותו תוך שמירה על תהליך הבזק 3D רגיל. טושיבה אינה בטוחה שגישה זו אפשרית לחלוטין כרגע.

נראה כי האחסון בכונני מצב מוצק מתפתח כל הזמן, עם כוננים גדולים יותר, מהירים יותר וזולים יותר.

גופן Tomshardware