Pcie 5.0, שניהם cxl 1.1 וגם ccix כבר עובדים על 32 גיגה / ש"ס לכל רצועה

Synopsys הדגימה את פתרונות ה- CXL שלה, כמו גם את CCIX 1.1 באמצעות PCIe 5.0 ב- ArmTechCon 2019. חלון הראווה מציין כי ה- IP של החברה מוכן ומוכן לקבל רישיון על ידי יצרני הטכנולוגיה.

Synopsys הדגימה את פתרונות ה- CXL שלה וכן את CCIX 1.1 באמצעות PCIe 5.0

CXL ו- CCIX הם פרוטוקולי חיבור בין שבב לשבב לחיבור מעבדים למאיצים שונים השומרים על זיכרון ועקביות בזיכרון המטמון בהמתנות נמוכה. שני הפרוטוקולים מיועדים למערכות הטרוגניות המשתמשות במעבדים מסורתיים בשילוב עם מאיצים עם אדריכלות סקלר, וקטור, מטריצה ​​ומרחבית.

שניהם CXL 1.0 / 1.1 וגם CCIX 1.1 משתמשים ב- PCIe 5.0 הפועל במהירות 32 GT / s לכל מסלול ותומך ברוחבי קישור שונים באופן טבעי. עם אותו פלח שוק ואותו ממשק פיזי, פרוטוקולי CXL ו- CCIX מציגים הבדלים רבים מבחינת חומרה וקושחה / תוכנה ולכן יתחרו זה בזה. בינתיים, ספקי IP של סיליקון מתכוננים לתמוך הן ב- CXL והן ב- CCIX מכיוון שיש להם מגוון רחב של לקוחות.

Synopsys הציגה לאחרונה את פיתרון ה- IP שלה ל- DesignWare CXL בן 16 מסלולים, המיועדים ל- SoCs שיוצרו בטכנולוגיות תהליכי FinFET של 16nm, 10nm ו- 7nm. החבילה כוללת מנהל התקן תואם CXL 1.1 (תומך ב- CXL.io, CXL.cache, פרוטוקולי CXL.mem), מנהל התקן PCIe 5.0 שנבדק מסיליקון, מנהל התקן PHY PCIe 32 GT / s PHY, IP של אימות RAS ו- VC.

בקר במדריך שלנו על לוחות האם הטובים ביותר בשוק

החברה טרם הודיעה רשמית על זמינות חבילת ה- IP DesignWare CCIX 1.1 שלה שתאפשר הטמעה של CCIX 1.1 מעל PCIe Gen 5 במהירות של 32 GT / s, אך ב- ArmTechCon החברה הדגימה כי הפיתרון כבר פונקציונלי, מביא עימו יתרונות רבים מבחינת מהירות ויכולת. אנו נעדכן אותך.

גופן Anandtech