אינטל מציגה את הוופל הראשון שלה שיוצר ב -10 ננומטר, יגיע ראשון ל- fpga

ללא ספק אינטל נמצאת בחזית טכנולוגיית עיבוד הסיליקון ומאז ומעולם הייתה אחת הדוברות החזקות ביותר של סיווג ענף, הן כדי למנוע בלבול והן בכדי להציב את הנהגת התהליכים שלה בפרספקטיבה. הסיבה לכך היא שלא כל יצרני השבבים מבוססי הסיליקון משתמשים באותם סטנדרטים כדי למדוד את גודל הטרנזיסטורים שלהם ולשחק "מלוכלכים" כדי להראות מתקדמים יותר ממה שהם באמת.

אינטל מתחילה בייצור בתהליך Tri-Gate בן 10 ננומטר

ההנהגה של אינטל משתרעת על 10 מ"מ, שם הם מתכוונים לשפר את צפיפות הטרנזיסטור פי 2.7. ייצור שבבי אינטל בגובה 10 ננומטר עומד להתחיל בתחום ה- FPGAs שהם המועמדים המתאימים ביותר בגלל אופים המיותר ביותר, בכך שליקוי לא יביא לבעיות קטסטרופליות עם השבבים הנגועים, אינטל יכולה פשוט להשבית מערכי דלת בודדים עם פגמים אותם ניתן לנצל. כל תהליכי הייצור אינם בשלים מתחילת דרכם, ולכן הם אינם מתאימים תחילה לייצור שבבים מונוליטיים מורכבים מאוד שבהם שיעור ההצלחה יהיה נמוך מדי.

זו הסיבה העיקרית שאינטל מעמידה במבחן את ארכיטקטורת ה- FPGA "Falcon Mesa" שלה בתהליך 10nm. זה מאפשר לחברה לכוונן עוד יותר את תהליך הייצור של 10 ננומטר עם מוצר בעל סיכון נמוך יחסית, שהוא פחות רגיש לבעיות וליקויים בביצועים, תוך אופטימיזציה לייצור המוצרים הקריטיים ביותר שלה., בעיקר מעבדים. העיצוב "FPGA" של מסה פלקון ינצל גם את פיתרון האריזה של EMIB של אינטל, שם אריזת השבבים נעשית עם מצעי סיליקון נוספים המאפשרים חיבור מהיר יותר והעברת נתונים בין אבני סיליקון נפרדות. זה מונע את הצורך במתווך סיליקון מלא שכן AMD משתמשת בכרטיסי הגרפיקה של Vega, דרך יעילה יותר, אך יקרה בהרבה לעשות זאת.

משמעות הדבר היא כי אינטל אינה צריכה לייצר את כל רכיבי השבב באותו תהליך בעל 10 ביצועים בעלי סיכון נמוך וביצועים גבוהים, מכיוון שהם יכולים להשתמש בצמתים אחרים בתהליך 14nm או אפילו 22nm עבור חלקים שאינם קריטיים מבחינתם. צורכת אנרגיה או שאינה דורשת ייצור חדיש.

מקור: techpowerup